압축파일 
소개글
전기공학전공 디지털실험 예비&결과 보고서 모음>실험과목 쭉 1등입니다. 소자빨을 많이 받는 실험이라 설계나 실험에서 동작 실패한 것도 있고,
맥플이 무료배포용이라 결과가 10T까지밖에 안나오는것도(0000-1111카운터의 경우 16T의 결과가 필요하죠) 있는데 그냥 말빨로 회로 다 설명해서 보고서 총점 29.5/30 받았습니다.
실험 후반에 가면 실헙책의 회로가 틀린것도 있는데 직접 회로 수정해서 시뮬레이션 하고 조교 설명해 줄 정도로 디지털 실험은 이제까지 실험중에 제일 자신있습니다. 실험 총점 2등과의 차이도 이 실험에서 가장 컷던걸로 기억합니다.
한학기동안 주말을 불태워가며 준비한 자료입니다. 잘 써주셧으면 합니다.
-설계 2는 가산기와 이론이 겹쳐서 예비가 필요없다하여 쓰지 않았었고 실험 15는 예비만 쓰고 기말고사때문에 실험을 안해서 결과가 없습니다.
목차
1. 실험 1. 디지털 논리소자2. 실험 2. 논리 게이트
3. 실험 3. 2비트 전가산기
4. 실험 4. 엔코더와 디코더 회로
5. 실험 5. Multiplexer 가산 감산
6. 실험 8. CMOS-TLL interface
7. 실험 9. 플리플롭의 기능
8. 실험 10. 4-phase clock 발생기
9. 실험 11. 멀티 바이브레이터
10. 실험 12. 쉬프트 레지스터와 카운터
11. 실험 13. 비동기 계수기
12. 실험 15. up/down counter
13. 설계 1. 7447소자의 등가회로 설계
14. 설계 2. 4비트 가(감)산기
15. 설계 3. positive edge triggered master-slave D flip flip의 설계
본문내용
그림 <그림 1-3>회로이다. 왼쪽 붉은 집게가 입력이고 오른쪽 집게가 출력이다. 그라운드는 아래쪽에 모아 놨다.이번 실험에서 사용한 전원공급장치이다. 0V와 5V를 줘야하기 때문에 채널 두 개를 모두 사용한다. 사진은 실험 1-1의 5V를 입력하는 경우이다.
Vin에 0V를 입력한 경우의 결과이다. 5.15V가 측정되었다.
Vin에 5V를 입력한 경우의 결과이다. 0.031V가 측정되었다. 디지털 실험에서 이 값은 0으로 처리할 수 있다. 위의 실험 결과와 같이 생각해 보면 이 회로는 NOT gate와 등가인 것을 알 수 있다.
실험 2. <그림 1-4>회로를 구성하고 입력 A, B에 0, 5V로 입력할 수 있는 모든 경우의 수에서 측정하라.
사진
설명
두 개의 다이오드와 트랜지스터 그리고 저항을 이용하여 만든 <그림 1-4>회로이다. A와 B둘 중 하나라도 5V가 들어가면 저항에 5V가 걸리면서 출력이 5V로 출력될 것이다.
<중 략>
이것을 이용하여 gate d latch를 만든다. 게이트 입력 g는 소자의 동작을 컨트롤 하고 이 다음 과정에서 클락이 입력으로 들어온다.
SR래치에 기본소자를 추가로 연결해서 만든 gate d latch이다. and와 nor의 2단이지만 nand-nand의 2단으로 바꾸고 결과를 반대로 취해도 결과는 같다.
시뮬레이션 결과이다. d가 1일때는 Q=1, 0일때는 0이 되는 D플리플롭의 동작을 보여준다. 하지만 이 회로에서는 클락이 1인 상태에서 d값이 바뀌어도 동작한다. 설계 목적을 이루기 위해서는 한번의 과정을 더 거친다.
마지막으로 최종 결과물이다. 실험할 회로와 시뮬레이션 결과를 보도록 하자.
이전 과정에서 만들었던 gate d latch를 두 개 이용해 만든 회로이다. 첫 번째 래치의 출력 a는 다시 두 번째 래치의 입력으로 들어간다. 그리고 클락이 첫 번째 래치에는 not을 취해 들어가고 두 번째에는 그냥 들어가는 것을 볼 수 있는데 이것이 바로 엣지에서만 동작하기 위한 구성이다. 클락의 not취한것과 취하지 않은것의 지연시간 차이가 중요하므로 따로 표시했고 not소자를 사용했을 때는 지연시간이 충분하지 않은지 결과가 나오지 않아 nand소자를 이용했다. 회로 오른쪽을 보면 and를 이용하여 preset, clear를 입력하도록 만들었다. 소자 특성대로 preset, clear=1이 입력된다면 출력은 바뀌지 않고 나와서 원래대로 동작 하고 0을 입력하면 preset, clear의 기능이 동작한다. 시뮬레이션 결과를 통해 자세한 해석을 해보자.
참고 자료
없음압축파일 내 파일목록
1/실험 1결과.hwp
1/실험 1예비.hwp
2/실험 2결과.hwp
2/실험 2예비.hwp
3/실험 3결과.hwp
3/실험 3예비.hwp
4/실험4 결과.hwp
4/실험4예비.hwp
5/실험5 결과.hwp
5/실험5 예비.hwp
8/실험8 결과.hwp
8/실험8 예비.hwp
9/실험9 결과.hwp
9/실험9 예비.hwp
10/실험 10 결과.hwp
10/실험 10 예비.hwp
11/실험 11 결과.hwp
11/실험 11 예비.hwp
15/15예비.hwp
1213/12. 13결과.hwp
1213/12예비.hwp
1213/13예비.hwp
설계1/설계1 결과.hwp
설계1/설계1 예비.hwp
설계2/설계2 결과.hwp
설계3/설계 빵판.hwp
설계3/설계3 결과.hwp
설계3/설계3 예비.hwp
1/실험 1예비.hwp
2/실험 2결과.hwp
2/실험 2예비.hwp
3/실험 3결과.hwp
3/실험 3예비.hwp
4/실험4 결과.hwp
4/실험4예비.hwp
5/실험5 결과.hwp
5/실험5 예비.hwp
8/실험8 결과.hwp
8/실험8 예비.hwp
9/실험9 결과.hwp
9/실험9 예비.hwp
10/실험 10 결과.hwp
10/실험 10 예비.hwp
11/실험 11 결과.hwp
11/실험 11 예비.hwp
15/15예비.hwp
1213/12. 13결과.hwp
1213/12예비.hwp
1213/13예비.hwp
설계1/설계1 결과.hwp
설계1/설계1 예비.hwp
설계2/설계2 결과.hwp
설계3/설계 빵판.hwp
설계3/설계3 결과.hwp
설계3/설계3 예비.hwp
