디지털로직실험/최신 디지털 공학 실험8 논리 회로 간소화

목차

1. 실험목표
2. 사용부품
3. 이론 요약
4. 실험 순서
5. 실험 목표
6. 데이터 및 관찰 내용
7. 결과 및 결론
8. 평가 및 복습 문제
9. 고찰

본문내용

실험 8
논리 회로 간소화
실험목표
▣ BCD 무효 코드 검출기에 대한 진리표 작성.
▣ 카르노 맵(Karnaugh mpa)을 이용한 표현식의 간소화.
▣ 간소화된 표현식을 구현하는 회로 구성 및 테스트.
▣ 회로 내의 ‘결함’에 대해 영향 예측.
사용부품
- 7400 NAND 게이트
- LED
- 저항 : 330Ω 1개, 1.0kΩ 4개
- 4조 DIP 스위치 1개
이론 요약
조합 논리(combinational logic) 회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조합 논리 회로에서 진리표는 모든 가능한 입력과 출력을 요약하기 위해 사용되는데, 진리표는 원하는 회로의 동작을 완벽하게 설명해 준다. 진리표로부터 읽은 출력 함수에 대한 표현식을 간소화시켜 회로를 구현할 수 있다.
조합 논리 회로를 간소화 시키는 강력한 맵핑(mapping) 기술은 M. 카르노(Karnaugh)에 의해 개발되었고, 1953년에 발표된 그의 논문에 기술되어 있다. 이 방법은 진리표를 기하학적 맵(map)으로 옮겨 적는 방법을 사용하는데, 이 맵에서 이웃하는 셀(정사각형)들은 서로 한 개의 변수만 다르다.(이웃 셀들은 수직 또는 수평으로 공통 경계선을 공유한다). 카르노맵을 그릴 때, 변수들을 맵의 상단과 왼쪽 측면을 따라 그레이 코드(gray code) 시퀀스로 적는다. 맵의 각 셀은 진리표의 한 행에 해당한다. 맵의 출력 변수들은 진리표에 있는 출력 변수들에 대응하는 위치에 0 또는 1로 표시된다.
예로써 2비트 비교기의 설계를 고려해 보자. 입력은 A2A1과 B2B1으로 표기될 것이다. A2A1이 B2B1보다 크거나 같다면, 출력을 HIGH로 하고자 한다. 우선 원하는 출력을 표 8-1과 같은 진리표의 형태로 작성한다. 모든 가능한 입력들이 진리표에 나타나 있고, 주어진 모든 입력에 대한 원하는 출력이 표시되어 있다.
다음은 그림 8-1과 같이 카르노 맵을 작성한다.

참고 자료

없음