[Flowrian] 4 Bit Shift Register (TTL 7495)의 Verilog 설계 및 시뮬레이션 검증

소개글

외부에서 제공되는 4비트 데이터를 입력받아 레지스터에 로드하는 동작과 레지스터에 저장된 4 비트 데이터를 시프트 시키는 기능을 갖는다. 이 두 기능은 별도의 클럭 신호의 하강에지에 동기되어 동작하며 시프트에 의해 빈 공간이 되는 비트는 외부에서 제공되는 신호의 논리값으로 지정된다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

없음

본문내용

- TTL 7495 회로는 4 비트의 데이터를 입력받아 한쪽 방향으로 시프트 시키는 레지스터 이다.
- TTL 7495 회로는 아래 기능표와 같이 동작한다.
* 입력 S='1' 이면 클럭 CP2의 하강에지에 동기되어 외부에서 제공되는 4비트 데이터를 입력 받아 레지스터에 로드하는 동작이다.
* 입력 S='0' 이면 클럭 CP1의 하강에지에 동기되어 레지스터에 저장된 4비트 데이터를 출력 Q0 -> Q1 -> Q2 -> Q3 방향으로 시프트 시킨다. 이때 Q0는 외부에서 단자DS에 제공되는 논리값이 입력된다.

참고 자료

없음

압축파일 내 파일목록

TTL7495_v1_20140528.pdf
TTL7495_design.zip