아주대학교 논리회로실험 실험6 예비보고서

소개글

13년도 2학기 A+받은 자료로 아주대학교 교재를 참고하여 작성하였으며 보고서 형식과 내용은 실험책에 맞추어서 다른 소스 참고없이 직접 최대한 상세하게 작성하였습니다. 주로 논리회로교재의 내용을 참고하여서 시험대비에 용이합니다.
필요시 인터넷에 자료를 검색해보거나 도서관에서 논리회로실험 관련 서적을 빌려 참고하였으며 그림은 스캔하여 첨부하였습니다.

목차

[1]실험목적
[2]실험에 필요한 이론에 대한 상세한 설명
[3]실험부품과 DATASHEET
[4]실험과정 및 예상 결과에 대한 상세한 설명
[5]각 실험의 결과에 대한 피스파이스 자료 첨부
[6]참고문헌 및 출처

본문내용

실험목적
여러 종류의 filp-flop을 구성하고 그 동작 특성을 알아본다.
2. 실험이론
래치와 플립플롭은 대부분의 순차 회로를 구성하는 기본적인 블록이다. 래치와 플립플롭을 사용하는 전형적인 디지털 시스템은 미리 구성 되어 있으며, 표준 직접 회로를 기능적으로 규정한 소자이다. ASIC 설계 환경에서는 래치와 플립플롭은 전형적으로 ASIC 제작회사에 의해 미리 정의되어 있는 셀들로 구성되어 있다. 표준 IC와 ASIC에 각각의 래치와 플립플롭의 셀을 독자적인 논리 게이트나 귀환 루프를 사용하여 귀환 순서 회로롤 설계되었다. 우리가 이상 설계를 배워야 하는 이유는 두 가지가 있다. 미리 패키지화된 소자들의 동작을 잘 이해하고, ‘크래치에서’ 래치나 플립플롭을 구성하는 능력을 키우는 것이 디지털 설계 연습 및 실험에서 가끔 필요하기 때문이다.
모든 디지털 설계자들은 일반적으로 쿨럭 신호의 변화에 따라 입력값을 샘플링하고 출력값을 바꾸는 것을 플립플롭이라고 한다. 또한 대부분의 디지털 설계자들은 연속적인 입력을 관찰하고 언제든지 출력을 바꿀 수 있는 순차 회로를 래치라 한다.
플립플롭 (flip-flop) 또는 래치(latch)는 1 비트의 정보를 보관, 유지할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭과, 입력이 출력에 항상 반영되는 래치로 구분된다.

참고 자료

이클래스 수업 자료 PPT
디지털 디자인, John F. Wakerly, P450-464
http://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD
http://www.jingbei.com/product-details.aspx?ProductID=731