아주대 dc 기전실 결과보고서 9 10 11

목차

1. Experiment dc 9 Series-Parallel dc Circuits
2. Experiment dc 10 Superposition Theorem (dc)
3. Experiment dc 11. Thevenin's Theorem and Maximum Power Transfer.

본문내용

위의 실험은 저항이 직렬 연결과 병렬연결 혼합되어있을 때 각 저항에 걸리는 전압값과 총 전류를 구하고, 저항에서의 전압만이 아니라, 떨어진 각 Element까지 전압을 계산하고 측정해보았다. 이때 우리는 KVL개념을 사용해서 구했고, 전압은 양단에 걸리는 전압차이라는 것도 다시 강하게 느꼇다. 그리고 계산값과 측정값들의 오차는, 옆에 표처럼 구해 졌는데 0.1%내외로 거의 동일하게 구해졌다. 이 작은 오차에 들어가는 오차들은 실제 서플라이에서 오는 계통오차와, 환경적인 요인에서 우연오차가 있는데, 아주 미세한 오차%를 제공하였다.

<중 략>

이번 실험은 테브난의 정리를 이용해서 회로를 심플하게 만들고, 원래의 회로와 특정 저항에 걸리는 부하 전압과 전류를 측정하여 비교하는 실험이었다. 또 각각의 성분들을 다 계산하고 측정해서 비교하는 실험이 주를 이루어서 계속 계산기로 계산하느라 바뻣다. 실제 회로에서 구한 부하에 걸리는 전압과 전류는 테브난 회로로 바꿔주고 측정한 전압과 전류와 오차가 크지 않았다. 로 계산해주면, 전류는 2.56% 오차가 생겼고 전압은 0.754%만큼 오차가 생겼다. 전류만 오차가 큰 것으로 보아, 전류값을 읽어 줄 때, 생기는 계기오차가 있었던 것 같다. 특히 계산한 값들과 비교해보았을때도 태브난법칙을 이용해서 전류를 구한값만 1.6대 라서 태브난 회로에서 전류측정에서 뭔가 실험간에 살짝 오류가 있었던 것 같다.

참고 자료

없음