실험4. 논리 게이트와 부울 함수의 구현 예비

소개글

도서출판 개신 기초회로실험

목차

□이 론
□예비 과제
□실험 준비물
□실험

본문내용

□ 이 론

NOT 게이트는 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행하는데 논리적 부정을 나타내는 표준적 방법은 신호선과 논리기호와의 접점에 작은 원을 그리는 것이다.

<중 략>

(2) 순서 논리회로
플립플롭과 게이트들로 구성되고, 회로 내부에 기억 소자를 가지고 있어서 입력 값과 기억소자의 상태에 따라 출력 값이 결정되는 논리회로이다.
1) 플립플롭(Flip-Flop) : 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q, Q`)을 가진다(Q = 1 : Set, Q = 0 : Reset). 클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입력 신호가 상태 변환을 일으키기 전까지는 원래의 상태를 유지한다. 종류로는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등이 있다.
2) RS 플립플롭 : S(Set), R(Reset), C(Clock)의 입력과 Q, Q`의 출력을 가진다. 클록 C에 신호가 들어오지 않으면 S나 R의 입력의 값에 관계없이 출력은 변화가 없다. Q(t)는 현재 상태의 출력 값을 Q(t+1)은 클록 신호가 변한 다음 상태의 값을 나타낸다. S = R = 1인 경우는 출력 값이 결정되지 않은 상태이기 때문에 거의 사용되지 않는다.
3) JK 플립플롭 : SK 플립플롭에서 S = R = 1인 경우에 발생하는 문제점을 보완한 플립플롭이다. J와 K는 SR 플립플롭의 S와 R에 해당하고 J = K = 1일 때 Q`(t)를 출력한다.
4) D 플립플롭 : 한 개의 입력을 가진다. D = 0이면 출력은 0, D = 1이면 출력은 1로 변화한다. 단일 비트 저장용으로 유용하다.

참고 자료

없음