1주차 예비실험보고서(선형 증폭기)

소개글

기초 실험 예비 보고서

목차

1. 실험 목적
2. 실험 이론
3. 실험 내용
4. 고찰
5. 예측값

본문내용

1. 실험 목적

이번 실험의 목적은 연산증폭기의 기본적인 회로구조의 하나인 반전증폭기에
대한 입력 전압을 가변하여 출력 전압을 확인 하면서 이상적인 연산 증폭기의 이
론과 실제 측정값이 어느정도 차이가 있는지 확인하는 것이다.

2. 실험 이론

(1) 이상적인 연산 증폭기

연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭
기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동
증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성
을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기
를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하
는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단
일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주
증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기
만을 취급한다.

<중 략>

식 (2)로부터 출력전압과 신호전압간의 위상차는 영임을 알게 되며, 따라서
그림 3의 회로를 비반전증폭기라고 부른다. 식 (2)역시 식 (1)과 마찬가지로 이
상적인 연산증폭기란 전제하에서는, 전압이득은 신호원의 전압파형과 주파수
에 무관하게 식 (2)로 주어진다.
그림 4는 비반전증폭기이다. 증폭기 입력에 인가된 신호원은 진폭이 50[mV]
이고 주파수가 100[Hz]인 정현파이다. 저항 R을 조정하게 되면, 이득이 변화되
기에 출력전압의 크기가 변화된다. 식 (2)에 의하여 저항 R이 각각 12[㏀] 및
27[㏀]인 경우, 이에 대응되는 이득은 각각 5 및 10이 된다. 이를 모의실험을
통하여 확인할 수 있을 것 이다.

참고 자료

없음