예비결과(실험8), 200820126, 안효중, 9조

소개글

아주대 전자회로실험 예비보고서입니다. 보고서 점수 만점이니까 믿고쓰셔도 됩니다.

목차

1. < 실험 8 Output Stage 보고서 >

본문내용

[3] 실험 도구
NPN BJT(2N2222 또는 2N3904), PNP BJT(2N2907 또는 2N3906), 저항(100Ω 4개, 10kΩ 2개, 1kΩ 1개), Discrete diode, 오실로스코프

[4] 실험 절차
① Class-A Output stage
DC Bias : 그림 8-2의 회로를 구성한다. 입력 노드 S를 GND로 연결하고 노드 B에 부하 저항을 연결하지 않고 노드 A~F의 전압을 측정하고 Q1의 전류를 구한다.
Signal operation : =10kΩ, =10kΩ으로 구성하고 입력 노드 S에 0.1Vpp, 1kHz의 삼각파를 넣어준다. 오실로스코프를 이용해 노드 S, A, B의 전압을 측정하고 S에서 B의 전압 이득과 A에서 B의 전압 이득을 구해본다. 그리고 입력 진폭을 증가시키면서 입력 S와 출력 B의 peak 전압을 측정한다. 이 결과를 이용해 입출력 전압의 관계를 그래프로 표현해 본다. 또한 출력이 포화될 때의 입력, 출력 전압을 표시해본다.

<중 략>

입력 전압의 크기를 1V, 2V, 3V, 4V, 5V로 올려보았다. 입력 전압이 올라갈수록 출력 전압이 올라가는 것을 볼 수 있었고 그 전압 이득은 0.005부터 0.738까지 올라갔다. Class-A에서는 이득이 조금씩 감소하였지만 Class-B에서는 이득이 증가하는 것을 확이할 수 있었다.
측정한 출력값을 이용해 입력과 출력의 전압의 관계를 그래프로 나타내보니 선형적인 형태를 나타내는 것을 관찰할 수 있었다. 입력 전압이 0.2Vpp일 때와 1Vpp일 때는 작은 값으로 인해 노이즈가 많이 껴서 측정값에 오차가 많이 나타났다.
BJT에 흐르는 전류의 경우는 워낙에 작은 값이기 때문에 DMM으로 측정할 때에 거의 0에 가까운 값이 나타났다. 시뮬레이션에서도 nA 단위로 나타났기 때문에 DMM에서 제대로 측정되지 않았다. 따라서 정확한 전류값은 알 수 없고 매우 작다는 것만 알 수 있었다.

참고 자료

없음