RC 회로의 시뮬레이션

소개글

RC 회로 pspice를 통한 시뮬레이션 결과 및 분석입니다.

목차

1. 실험 목표
1. 실험 결과
3. 토의 및 분석

본문내용

□ 분석
이므로, 10kHz = 10000Hz, 주기(PER)= s = 0.0001s = 100us이라고 설정해 주었다.
RC회로에 구형파가 인가되었을 때 전압 분배가 일어난다. 위 회로의 구성은 Passive Lowpass filter이다.
차단주파수 이므로, = 15.9154kHz 이다.
따라서 실험(2)의 설정된 주파수는 10kHz로 차단주파수보다 낮으므로 회로가 동작할 수 있다.
입력의 파형이 파형으로 그대로 출력되지 않는다. 왜냐하면 RC 직렬회로에서 저항과 커패시턴스에는 같은 전류가 흐르는데 저항 양단의 전압과 전류의 위상은 서로 같고, 커패시턴스 양단 전압은 전류보다 만큼 뒤지게 되기 때문이다. 결국 저항 양단 전압 과 커패시턴스 양단 전압 사이에는 의 위상차가 발생한다. rise time 과 fall time은 일반적으로 신호의 진폭이 10%에서 90%까지 상승 하거나 하강 하는데 걸리는 시간을 의미한다. C1의 경우 rise time이 fall time보다 작아 파형에서 볼 수 있듯이 상승 시 하강 시보다 더 빨리 변하는 것을 알 수 있다.

(3) 위의 회로에서 저항을 470kΩ으로 바꾸고 실험절차 2를 반복하라.

참고 자료

없음