실험(3)_결과_3-16,17,18,공통소스 JFET 증폭기,공통 게이트 증폭기

소개글

전자통신기초실험 결과보고서

목차

없음

본문내용

결과 3-16 공통소스 JFET 증폭기
실험 목적
자기 바이어스 공통소스 JFET 증폭기의 직류 및 교류특성을 조사한다.
▣ 결과 값 및 종합 검토/논의
3. 측로된 소스 저항과 부하저항을 갖는 공통 소스 증폭기
①그림 16-9의 회로를 결선하여라.
② 전압이득
ⅰ) 전압이득을 계산하여라.
AV = rL/r`s = (RD//RL)r`s
ⅱ) 1㎑, 100㎷P-P의 입력신호 전압을 사용하여 전압이득을 측정하여라.
③ 입력 임피던스
ⅰ) 입력 임피던스를 계산하여라.
Zin ≒ RG
ⅱ) 100㏀의 직렬저항을 사용하여 입력 임피던스를 측정하여라.
④ 부하저항 양단의 출력전압을 오실로스코프로 측정하면서 1㎑에서 입력신호 레벨을 증가시켜가면서 VOP-P(max)를 측정하여라.
[주의] JFET는 주로 소신호 응용에 사용된다. JFET는 2VGS보다 약간 높은 Vin에 의하여 발생되는 전압변동의 극히 일부만 허용할 수 있다.
⑤ 전력이득을 계산하고 dB로 환산하여라.
PG = AV2×Zin/RL (단, RL = 10㏀)
⑥ 계산값 및 측정값을 표 16-4에 기입하여라.

참고 자료

없음