기초전기전자실험-레포트 결과1(JFET biasing)

소개글

1.실험 목적
BJT를 이용하여 차동쌍(BJT Differential Pair)회로를 구성하고, 회로에 흐르는 전류 측정 및 전압을 측정한다. 이를 통하여 차동 증폭이득과 동상 증폭이득을 계산 하여 알아본다.

2.실험 장치

3.실험절차, 방법




실험에서 사용한 회로


실험1
1) 만능기판에 2N3904 2개, 저항 47K

목차

1.실험 목적
2.실험 장치
3.실험절차, 방법
4.실험 결과
5.결론 및 검토

본문내용

5.결론 및 검토
Op-amp와 JFET 트랜지스터를 이용하여 간단한 회로를 구성하였다. JFET에 가변저항을 연결하여 Gate에 걸리는 전압의 크기를 조절하여 증폭 변화를 관측하고 이를 통하여 Gate에 걸리는 전압에 따라 회로에 흐르는 전류가 제어된다는 사실을 확인하는 실험이었다. 이번 실험을 통하여 진폭에 따라 저항 값이 달라진다는 점을 확인 하였고, JFET 트랜지스터에 들어가는 전압이 반대 방향인데 이 전압이 음으로 높아지면 저항 값은 작아지고, 반대로 낮아지면 저항 값은 커진다는 점도 확인 할 수 있었다. 그리고 이론에서는 파형이 증폭될 때 선형으로 일정하게 증폭이 되는 것이었으나 실제 실험에서는 조금 다르게 파형이 증폭 될 때 일정하게 증폭 되지 않고 -2.2V부터 일정하게 증폭되지 않고 파형이 찌그러져서 증폭되기 시작했다.

<중 략>

참고 자료

없음