4-bit Right Shift Register

소개글

디지털 시스템 4-bit Right Shift Register

목차

1. Purpose
2. Problem statement
3. Sources & Results

본문내용

1. Purpose
4 bit shift register의 동작원리와 기능을 이해한다. vhdl code안에서 process문과 if문이 어떻게 쓰이는지도 알아본다. ISE프로그램을 이용하여 4 bit right shift register를 코딩해보고 modelsim을 이용하여 wave 파형을 확인해본다.
2. Problem statement
① Describe what is the problem.
4 bit shift register는 클럭(CLK)이 인가될 때 왼쪽 또는 오른쪽 방향으로 데이터를 쉬프트 하는 것인데 이번 과제는 right shift register이므로 데이터를 오른쪽 방향으로 쉬프트 하는 vhdl 코드를 설계한다.
② Describe how do you solve the problem.
4bit right shift 이므로 입력값 SI를 줄 때마다 데이터가 한비트씩 오른쪽으로 이동을 해야 한다. 이 프로그램에서 port는 input (SI, CLK)과 output(SO)이 존재한다. 각 비트 사이의 중간 신호(4 bit 크기를 갖는 vector)를 선언해서 데이터를 하나씩 오른쪽으로 옮길 수 있도록 한다. process문을 사용하여 CLK가 변화할 때만 right shift 연산이 실행되도록 하며CLOCK은 riding edge에서 작동하도록 코딩한다(if문 사용).
** entity_ is port~end / architecture_ is begin~end
모든 vdhl코드들은 위와 같은 구조를 갖는다. entity의 port안에는 모듈의 input과 output을 type과 함께 선언한다. architecture에는 실행문이 들어간다.
** rsr.vhdl
1) signal 선언
signal은 input, output이 아닌 중간 신호를 표현하기 위해 사용된다. 즉 포트와 소자들 사이의 신호를 표현한다. signal 역시 architecture 의 시작과 begin 사이에 선언된다.

참고 자료

없음