비선형 연산증폭기 회로

소개글

연산증폭기

목차

없음

본문내용

비선형 연산 증폭기 회로
실험 목적
“go-no-go 검출기 (detector)" 를 만들어 본다.
능동 반파정류기의 출력을 관찰한다.
능동 첨두 검출기의 출력을 측정한다.
저레벨(low-lwvel) 신호를 제한한다.
실험 이론
1. 연산 증폭기를 사용하는 가장 단순한 방법은 개방 루프방식이며 연산 증폭기가 이와 같은 방식으로 사용될 때 비교기라 불리 운다.
2. 연산 증폭기는 다이오드 오프셋전압의 영향을 상당히 줄일 수 있으므로 능동 다이오드회로를 밀리 볼트영역에서 동작 시키는 것이 가능하다.
3. 능동 반파정류기는 0.7V의 오프셋전압을 갖는 대신에 마이크로 볼트영역 내에서 유효한 오프셋전압을 가진다.
4. 이상적인 첨두 검출기는 입력 파형의 첨두치와 같은 직류전압을 출력한다.
5. 능동 첨두 검출기는 밀리 볼트영역 내의 신호에 대한 첨두치를 검출할 수 있다.
6. 능동 리미터는 저레벨 신호를 클립(clip)하기 위해 연산 증폭기와 리미터회로를 사용한다.
7. 능동 클램퍼는 저레벨 신호를 클램프할 수 있다.

참고 자료

없음