고급전자회로실험_ 1주차

소개글

서강대 고급전자회로실험 레포트

목차

없음

본문내용

<실험 13>
- 목적 -
(1) JFET의 드레인 전류 ID에 대한 VDS, VGS의 효과를 결정한다.
(2) JFET의 드레인 특성을 실험으로 측정한다.
(3) JFET의 특성상의 차이점을 알아본다.
(4) 공통 - 소스 JFET 증폭기의 이득을 측정한다.
- 이론 -
1) JFET의 동작원리
JFET은 접합형 전계 효과 트랜지스터이다. JFET의 경우 드레인 전류가 게이트 -소스 전압에 의해 제어되는데 그 동작 원리를 이해하기 위해 N채널 반도체를 예로 들겠다. 전원 VDD를 N채널에 연결하면, N채널의 전자는 전원의 (+)극을 향해 이동하고, (-)극에서는 전자가 발생한 Hall을 채우기 위해 N채널로 주입된다. 이런 원리로, JFET의 ID는 게이트에 역바이어스를 걸어줌으로써 조절할 수 있다. 게이트에 역바이어스를 걸어주면, 접합에서 전계가 게이트 폭을 넓혀서 채널 폭이 줄어들게 되며, 심지어 역바이어스가 충분히 크다면, 채널이 없어지는 상황에 이르게 되어 ID는 흐르지 않게 된다. 게이트 접합은 역바이어스 되기 때문에 게이트 전류는 흐르지 않으며, 따라서 ID는 IG가 아닌, 게이트에 걸리는 역바이어스 전압에 의해 제어된다는 결론을 얻을 수 있다.

참고 자료

없음