고성능 연산 증폭기 설계(Design of Operational Amplifier)

소개글

ADS Tool을 이용하여 5-Tr OP-AMP를 설계해 보는 프로젝트에 관한 레포트 입니다.
기본적으로 4개의 MOSFET으로 이루어진 회로도의 Bias 공급을 위한 Bias 회로를 추가한 형태로 회로의 설계가 이루어졌습니다.
Trasient 시뮬레이션을 통하여 입력 신호에 따른 출력 신호의 비를 이용하여 Voltage Gain을 구할 수 있었습니다. 그리고 AC 시뮬레이션을 통하여 3db Frequency를 찾을 수 있도록 되어 있습니다.

목차

1. 5-Tr. Op-Amp의 설계
(1) ADS Tool을 이용한 설계 회로도
(2) Trasient 시뮬레이션 결과
(3) AC 시뮬레이션 결과(3db Frequency 찾기)
(4) 입력과 출력의 DC전압(CMRR을 구하기 위하여 필요)
(5) Unity Gain Frequency 구하기
(6) 설계 요구사양과 실제 설계사양 비교
(7) 이론을 이용한 계산값 구하기

2. Common Source Amplifier의 설계
(1) ADS Tool을 이용한 설계 회로도
(2) Trasient 시뮬레이션 결과
(3) AC 시뮬레이션 결과(3db Frequency 찾기)
(4) Unity Gain Frequency 구하기
(5) 설계 요구사양과 실제 설계사양 비교
(6) 이론을 이용한 계산값 구하기

3. High-Gain Op-Amp의 설계
(1) ADS Tool을 이용한 설계 회로도
(2) Trasient 시뮬레이션 결과
(3) AC 시뮬레이션 결과(3db Frequency 찾기)
(4) 입력과 출력의 DC전압(CMRR을 구하기 위하여 필요)
(5) Unity Gain Frequency 구하기
(6) 설계 요구사양과 실제 설계사양 비교
(7) 이론을 이용한 계산값 구하기
4. Discussion
5. Conclusion
6. Reference

본문내용

이번 설계에서 가장 주안점을 둔 것은 5Tr Op-Amp와 Common Source Amplifier의 각각의 Gain을 구하고 최종적으로 High-Gain Op-Amp를 설계하는 것이었습니다. 따라서 주어진 조건에 맞게 Gain을 증가시키기 위하여 노력하였습니다. Gain이 증가하는 원인에 대하여 알아보기 위하여 먼저 기본 회로를 설계한 후에 각각의 MOS 의 W 와 L 을 바꾸어 가면서 시뮬레이션 해본 결과 Gain을 우리가 원하는 값에 근사하게 만들 수 있었습니다. P-MOS 의 W 와 L 의 변화는 시뮬레이션 상에서 Vg1 과 Vout 의 차이를 벌려놓는 결과를 가져왔습니다. 그럼에도 불구하고 Gain에는 크게 변화가 없었습니다. 실제 Gain 에 관련이 있다고 생각한 출력 전압쪽의 P-MOS 의 W 와 L 의 차이를 크게 벌려서 설계해 보았는데 오히려 Gain 이 크게 떨어지는 결과를 가져왔습니다. 이것은 의 크기를 크게 하는 결과를 가져와서 Gain 을 떨어뜨린 것으로 생각되어집니다. 다음에 N-MOS 의 W 의 크기를 크게 공정하자 Gain 이 늘어나는 것을 확인 할 수 있었습니다. Bias 전류와 Gain 과의 관계를 알기 위해서 Bias 의 MOS 의 W를 조정하거나 바이어스 회로에 연결된 저항값을 변경해 보았습니다. 이론대로 W 를 작게 하자 Bias 전류 값이 작아졌습니다. 이로써 Bias 전류가 작을 수록 Gain 이 커진다는 것을 알 수 있었습니다.

(3) 주파수 특성과 Voltage Gain사이의 관계는 어떻게 되는가? 즉, 일정한 Current를 흘리면서, Voltage Gain을 증가시키면 주파수 특성은 어떻게 되는가?
- 주파수가 높아질수록 (고주파가 될수록) 출력전압이 낮아지는 것을 위의 AC 시뮬레이션 결과에서 얻어진 그래프를 통하여 알 수 있었습니다. 다시 말해서 위의 AC 시뮬레이션에서 출력전압의 크기는 주파수가 높아질수록 낮아지고 있다는 것입니다.

참고 자료

MICROELECTRONIC CIRCUITS(Adel S.Sedra 저 / Oxford)