TTL_NAND_NOR_게이트의_정의와_동작

소개글

TTL_NAND_NOR_게이트의_정의와_동작

목차

1) 실험 목적
2) 관련 이론
① TTL 회로
② 표준 TTL 게이트 회로
③ TTL NAND의 동작
4)실험 방법

본문내용

2) 관련 이론
① TTL 회로
TTL(transistor-transistor logic)은 아래 그림으로 나타내며 DTL(diode-transistor logic)의 입력 다이오드를 트랜지스터로 대치 시킨 것이다. TTL은 DTL에 비해 전력 소모가 적고, 동작 속도가 빠르다. TTL의 기술이 점점 발달함에 따라 여러 가지 개선점들이 추가되어 현재 가장 많이 사용되는 디지털 집적회로이며, TTL 게이트의 여덟가지 종류의 이름과 특성 및 전파 지연 시간과 전력 소모 등이 아래 표에 표시되어 있다. TTL의 종류는 회로에 사용되는 저항 값과 트랜지스터의 종류에 의해 구분되며, 저전력 쇼트키(LS)의 형태가 가장 많이 사용되고 있다.
기본 게이트에서 속도와 전력의 곱(speed-power product)이라는 상수는 논리군이 주어진 전력에서의 속도, 또는 주어진 속도에서의 전력을 계산하는 데 사용되며, 기본 게이트를 비교하는 데 중요한 상수이다. 속도와 전력의 곱은 추가적인 전력 소모가 없이 주어진 전파 지연을 얻을 수 있는 척도를 나타내기 때문에 속도와 전력의



ⅴ) 풀압(pull-up)저항
그림 4.12에서 구형파 발생기(SWG)는 주파수 10kHz에서 그 출력을 +5V로 저정한다. CRO는 그 수형소인 속도(TIME/DIV)를 조정하여 구형파 1싸이클이 스크린의 두 구역에 들어가도록 한다.
① 0.033μ의 용량을 떼어 C=0로 한다.
CRO는 대략 5싸이클의 구형파가 정지되도록 조정한다. EH CRO는 그림 4.12와 같이 외부동기(EXT)를 사용한다. 3번 핀과 6번 핀에서 떼어 놓았던 용량 0.033μ를 다시 연결하므로서 실제 사용시 입력에 연결되는 케이블의 용량과 등가적인 역할을 하게 한다. 본 실험의 맨 처음으로 돌아가 그림 4.1을 상기하라. Q 가 통전하여 포화상태가 될 때 게이트 A의 3번 핀은 접지전위에 머무르지만 구형파 입력신호에 의하여 Q 가 차단상태로 전환될 때 3번 핀의 출력전압은 부하저항 5.6KΩ을 통하여 용량 C가 충전되어야 하므로 즉시 Vcc까지 상승하지 못한다. 이 EO의 출력파형을 그림 4.13에 그린다.
② 구형파 발생기의 주파수를 게이트 B의 출력 6번 핀에 파형이 나타나지

참고 자료

없음