Xilinx를 이용한 7-Segment 제어

소개글

로봇의 D-H Parameter를 이용하여 실제 스테레오비젼 로봇의 예로 정역기구학을 풀이한다.

목차

1. Introduction 1
1) Summary 1
2) Port Design 1
2. Source Code Analysis 2
3. Design process 4
1) Source Code Paste & Synthesize 4
2) Pin Assignment 8
3) Program Download 10
4) Test Picture 12

본문내용

HDL 언어를 이용하여 하드웨어를 설계한다는 것은 상당히 많은 이점을 갖고 있는데, 이중 하나는 모듈의 확장성이다. 미리 만들어두었던 모듈은 별도의 변환 작업 없이 다른 모듈에 붙여 이용할 수 있다.
이번에는 ARM Study Group의 FPGA 보드에 부착되어 있는 7-Segments를 제어할 것인데, 일정한 시간을 기준으로
이전 기술 문서에서 기초적인 클럭 분주 회로를 기술하였고, 모듈을 설계하였다.
클럭은 0.5 초에 한번씩 System LED를 점멸하는 기능을 가지고 있었다.
이번 Xilinx FPGA 기술 문서는 이전 기술 문서에 제작한 모듈(Name : FirstExam 소스 첨부) 0.5 초마다 7-Segments의 숫자를 증가 시키는 회로를 설계한다.
,

참고 자료

없음