차동입력형 감산회로 레포트

소개글

차동입력형 감산회로 실험 레포트입니다.
실험사진및 피스파이스자료 같이있습니다.

목차

1. 실험 제목
2. 실험 목적
3. 실험 준비물
4. 관련 이론

본문내용

6.고찰
이번실험의 목적은 연산증폭기를 이용한 감산회로를 이해하고 차동증폭회로에 대한 동작을 알아보는 것이다.
실험을 위해 먼저 실험방법에 나와있는 회로를 구성하고 OP-Amp의 동작을 위해서 4번과 7번단자에 ±15V의 전압을 인가해주었다. 이번실험은 함수발생기를 사용하지 않고 회로만 제대로 구성하면되는 실험이다. 첫 번째 실험은 회로를 구성한뒤 각단자의 전압을 측정하는 실험이였다. 여기서 Vo의 실험값과 측정값을 비교해 보자. 우리가 측정한 Vo의 값은 3.8V이고 식에 대입하여 구한 계산값은 3.46V로 0.34V의 오차가 발생하였음을 알 수 있다. 다음 실험은 VA와 VB를 서로 맞 바꾸고(VA→V1, VB→V2) 이전의 실험 과정을 반복해 보는 실험이다. 여기서 실험적으로 측정한 Vo는 6.69V이고 식에 대입하여 구한 계산값은 6.22V로 0.47V의 오차가 발생했음을 알 수 있다. 오차발생에 대해서는 추가실험과 함께 이야기해 보기로 하자.
다음으로 추가 실험에 대해서 이야기해보면 이실험은 회로를 구성한뒤 저항을 달리해주면서 출력의 변화를 알아보는 실험이다. R1과 R2를 동일하게 100K로 하였을때는 입력에 비해서 출력은 0V로 나온다는 것을 실험을 통해알 수 있다. 다음으로는 R1의 저항을 50K로 바꾸었을 때 입력과 출력에 대해서 알아보는 실험이였다. 오실로스코프상으로는 입력파형에 비해 출력파형이 진폭이 작게 나온다는 것을 알수있었다. 정확한 값을 알기위해서 피스파이스를 사용해서 정확한 파형을 알수있었다. 마지막실험은 R1, R2의 저항을 50K로 사용해서 입력과 출력을 알아보는 것이였다. 이때 결과는 100K의 저항을 사용해서 실험했을때와 같이 출력이 0V가 나왔다.
이제 오차발생의 원인에 대해서 생각해보자. 이번 실험은 다른 실험에 비해서 오차의 범위가 작은 편에 속하는 실험이였던것같다. 이 오차발생의 원인에는 여러 가지가 있을 수 있다. 그중에서 도선내부의저항, 기계내부의저항을 들수 있다.

참고 자료

없음