Pspice를 사용한 연산증폭기(Op-amp)의 동상신호 제거, 반전증폭기, 비반전증폭기 결과보고서

목차

▷ 연산증폭기의 동상신호제거
▷ 연산증폭기를 이용한 반전증폭기
▷ 연산증폭기를 이용한 비반전증폭기

본문내용

☞ 회로설명

원하지 않은 신호(잡음)는 동상으로 두 입력단자에 입력 후 차동증폭기에 의해 제거되어 출력에 나타나지 않는다. 동상신호를 제거하는 정도를 동상 신호 제거비(Common-Mode Rejection Ratio, CMRR)라 한다. 이상적인 차동증폭기는 원하는 동상신호에 대한 이득이 0이다. 그러나 실제의 차동증폭기는 동상이득은 0 아닌 작은 값이다.(=0.028668)
동상이득()에 대한 차동이득()의 비 은 원하지 않는 신호를 제거하는 관점에서 차동증폭기의 성능을 결정짓는 중요한 기준이 되고 이를 동상신호 제거비라 한다.

▷ 연산증폭기를 이용한 반전증폭기
☞ 회로설명

위그림의 입력 파형과 OP-AMP의 출력 파형은 극성이 반대이다. 그라운드(GND)기준으로 (+)전압이 입력이면 출력은 (-)전압이 나오며 입력단에 (-)입력 전압이 인가시 출력은 (+) 전압이 나온다. 반전증폭기에서의 전압이득은 =이므로 위에 표를보면 가 높은값을 가질수록 전압이득의 측정값이 높아지는 것을 볼 수 있다. 단, 반전증폭기 이므로 (-)부호가 붙는다.

▷ 연산증폭기를 이용한 비반전증폭기
☞ 회로설명

반전 증폭기는 전압을 증폭하지만 출력전압은 입력 전압과 반대의 극성을 갖게 된다. 그러나 비반전 증폭기는 전압을 역전 시키는 일 없이 설정한 증폭도에 따라 증폭해 주며 반전 증폭기와 다른 특징을 가지고 있다. 비반전 증폭기에서의 전압이득은 이므로 비반전 증폭기도 반전증폭기처럼 저항의 비로 증폭도를 설정 할 수 있지만 1이상의 증폭도 밖에 설정 할 수 없다. 반전증폭기에서는 ＜ 시에는 증폭도가 1보다 작기 때문에 증폭기가 아니고 감쇄기로 동작했지만 비반전 증폭기에서는 감쇄기로 사용할 수 없다.

참고 자료

없음