BJT 3단 증폭기 설계 및 제작 최종 결과보고서

소개글

전자회로실험Ⅱ Term Project 최종 보고서 입니다
BJT 3단 증폭기 설계 및 제작에 관련된 최종보고서입니다.

목차

1. 서 론
1) 목 적
2) 이 론
2. 설 계
1) 제안된 증폭기 spec
2) 계산 및 설계 과정
3. 제작 및 측정
1) 패턴도
2) 시뮬레이션 결과 예상
2) 제작된 증폭기
3) 측정된 결과
4) 설계 결과와 측정 결과 비교
3. 결론

본문내용

1. 서 론
1) 목 적
다단 증폭기의 바이어스 회로를 직접 구성하고, 제작하여 올바르게 작동 하는지 확인한다.
2) 계산 및 설계 과정
○ 계산과정
① DC회로에서 직류 바이어스 구하기
➁ hie1, hie2, hie3 구하기
➂ 첫째 단 증폭기의 전류이득 Ai1 구하기
➃ 둘째 단 증폭기의 전류 이득 Ai2구하기
➄ 셋째 단 증폭기의 전류 이득 Ai3 구하기
➅ 3단 증폭기의 전체 전류 이득 Ai 구하기
➆ 3단 증폭기의 전압이득 구하기
➇ 3단 증폭기의 입력 임피던스 Ri구하기
다단 증폭기의 전체 입력 임피던스는 첫째 단 증폭기의 입력 임피던스와 같다
따라서 Ri=Ri1=39kΩ
➈ 3단 증폭기의 출력 임피던스
3. 결론
우리가 설계 시 주어진 조건은 = 2mA, = 100, = 150, = 100 이다. 1단의 공통 컬렉터 증폭기의 는 20uA 다. PSPICE를 이용해를 0V ~ 16V로 증가 시키면서, 의 입력 값에 따른 의 변화를 살펴 보았으며, 이 그래프를 이용해 동작 점을 결정 할 수 있고, 입력되는 에 따른 트랜지스터의 작동영역을 확인 할 수 있다. 시뮬레이션을 통해 우리에게 주어진 를 만족하는 는 포화영역에 있다는 것을 확인 할 수 있었다. 다시말하면 회로 설계시에 파형이 잘려서 나오거나, 소신호 등가회로 공식으로 얻을 수 있는 전압 이득을 얻을 수 없다는 사실을 알 수 있었다. 실제 제작 완성후 테스트 결과 전자의 우리가 가정했던 내용과 파형은 비대칭 이였고, 상승전압과 하강전압에서의 전압이득이 일정치 않다는 것을 실험을 통해 증명 하였다.
여기서 파형이 비대칭인 이유는 트랜지스터가 포화영역에서 작동 하는 것으로 결론 내릴수 있으며, 어떤 파형이 입력되었을 때, 동작점은 그 파형의 OFFSET에 위치해 있는 것으로도 해석 할 수 있다.

참고 자료

디지털 전자회로(정현기)
정현기 | 신화전산기획 | 2009.08.16
Pspice를 이용한 전자회로 Analysis
진현준 | 동일출판사 | 2004.02.25
현대전자회로
장학신 | 광문각 | 2006.03.08