[전자컴퓨터실험 예비레포트]연산증폭기특성 예비레포트

소개글

전자컴퓨터실험 예비레포트입니다.

목차

1. 실험 목적
2. 기초 이론
3. 실험 부품 및 장비

본문내용

1. 실험 목적
1) 연산증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다.
2) 비반전 증폭기와 반전 가산기를 연산 증폭기를 이용하여 구성한다.
3) 입력 바이어스 전류를 측정하고, 출력 옵셋 전압의 영향을 분석한다.
4) 741의 슬루율을 계산한다.

2. 기초 이론
- 연산증폭기는 큰 신호 이득을 얻을 수 있는 증폭기., 일종의 차동증폭기이다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 요즈음은 여러 종류의 연산증폭기가 아주 싼 값에 공급되고 있기 때문에 아날로그 시스템 설계에 있어서 연산증폭기가 차지하는 비중이 상당히 커졌다.

위 그림은 op-amp 블록도 이다. V+,V-는 각각 입력단자, VS+,VS-는 전원공급단자, VOUT 은 출력단자이다. V-는 반전 입력단을 의미하고 이 단자로 입력된 신호는 위상이 180도 반전되고, 신호가 증폭되어 출력된다. 또한 V-는 비반전 입력단이며, 위상의 변화 없이 신호가 증폭되어 출력된다.

OP-amp의 이상적인 특성으로는 무한대의 입력저항, 오픈루프 이득, 대역폭과 0의 값을 갖는 옵셋 전압과 출력 임피던스, 노이즈 등이다. 실제 op-Amp를 이와 같이 가깝게 나오도록 설계해야 한다.

위의 그림은 반전증폭기이며 위 회로에서 증폭기의 출력은 다음 식으로 정의 된다.
Vout=-Vin(Rf/Rin)
위 식에서 –부호는 입력 신호에 대해 출력 신호의 위상이 180도 반전됨을 의미하며 이러한 증폭기의 이득은 Rf/Rin이라 할 수 있다.

참고 자료

없음