실험10 연산 증폭기와 파형 발생기
- 최초 등록일
- 2009.06.08
- 최종 저작일
- 2008.06
- 17페이지/ 한컴오피스
- 가격 2,000원
소개글
기초전기실험10 연산 증폭기와 파형 발생기의
결과보고서입니다.
목차
실험10 연산 증폭기와 파형 발생기
❏결과 보고서
◉실험 10-1 : 반전 증폭기와 비반전 증폭기
(1) 반전 증폭기의 입출력 전달 특성
❏출력 파형의 증폭과 clipping
❍토의사항
❏반전 증폭기의 입출력 전달 특성
반전 증폭기의 입출력 전달 특성
❍토의사항
❏positive feedback 구조에서 입출력 전달 특성
+-단자사이의 전압과 출력전압의 관계
❍토의사항
(2) 반전 증폭기의 입출력 전달 특성
❏출력 파형의 증폭과 clipping
❍토의사항
❏비반전 증폭기의 입출력 전달 특성
비반전 증폭기의 입출력 전달 특성❍토의사항
◉실험 10-2 : 가산기와 감산기
(1) 가산기
❏가산기 회로를 이용한 덧셈
❍토의사항
(2) 감산기
❏감산기 회로를 이용한 뺏셈
❍토의사항
❏감산기의 비이상성 점검
감산기의 비이상성 점검❍토의사항
◉실험 10-3 : 적분기와 미분기
(1) 적분기
❍토의사항
❏병렬 저항의 영향
❍토의사항
(2) 미분기
❏미분기
❍토의사항
❏파형 발생기 삼각 함수 출력의 비이상성 점검
삼각 함수 출력의 비이상성 점검❍토의사항
◉실험 10-4 : 파형 발생기
❏출력 파형의 관찰
❍토의사항
❏병렬 저항의 영향
❍토의사항
❏고찰
본문내용
❍토의사항
이 실험 결과를 앞의 실험 과정 2의 결과와 비교하면? 차이가 있다면 그 이유는? 또, 이 회로의 0.33㎌ capacitor 값을 0.15㎌으로 줄이면, 출력 파형의 주기는 어떻게 될까?
커패시터의 커패시턴스를 0.33㎌에서 0.15㎌로 줄이게 되면 회로의 시정수 RC가 변하게 된다. 즉, 각주파수가 줄어들게 되므로 출력 파형의 주기는 배로 줄어들게 된다.
❏고찰
이번 연산 증폭기와 파형 발생기 실험은 연산 증폭기 회로를 통해 negative feedback, positive feedback 사이의 상관관계를 알아보고 반전 증폭기, 비반전 증폭기, 미분기, 적분기, 덧셈기, 뺄셈기 등 연산 증폭기를 이용한 회로의 동작 특성을 보는 것이다. 실험1의 반전 증폭기와 비반전 증폭기에 대해 알아보았다. 이 증폭기들은 말 그대로 입력을 반전시키는 즉 위상이 180°차이가 나게 하고 비반전 증폭기는 입력 파형 그대로 출력이 되게 하는 것이다. 또한 입력 전압이 증폭이 되면서 증폭기에 걸어준 전압 이상으로 전압이 나올 경우 그 이상의 값은 무시되는 결과를 볼 수 있었다.
실험2,3의 가산기와 감산기 회로와 미분기, 적분기 회로 실험에서는 그 회로들의 기능과 구성요소들을 확인할수 있었다. 이를 통해 수학적으로만 보던 덧셈, 뺄셈, 미분, 적분 신호의 파형들을 실제 회로로 구성을 하여 눈으로 확인할 수 있었다. 실험4의 파형 발생기에서는 연산 증폭기를 통해 주파수의 사각파나 삼각 함수파를 발생시키는 발진 회로를 만들 수 있음을 볼 수 있었다.
참고 자료
없음