플립플롭및레지스터결과보고서

소개글

플립플롭및레지스터결과보고서

목차

1. 예비조사 및 실험 내용의 이해
1.1 플립플롭이란?
1.1.1 비동기식 플립플롭(latch)
1.1.2 동기식 플립플롭
1.2 플립플롭의 특징

1.3 플립플롭의 종류
1.3.1 비동기식 S-R 래치(latch)
1.3.2 동기식 S-R 래치와 S-R 플리플롭
1.3.3 D 래치와 D 풀리풀롭
1.3.4 J-K 풀리풀롭
1.3.5 T 풀리풀롭
1.4 레지스터(register)

1.4.1 시프트 레지스터

2. 실험내용 및 결과
2.1 실험 1 (D래치)
2.2 실험 2 (RS플립플롭)
2.3 실험 3 (JK플립플롭)
2.4 실험 4 (D플립플롭)
2.5 실험 5 (T플립플롭)
2.6 실험 6 (병렬레지스터)
2.7 실험 7 (시프트레지스터)

3. 결과 검토 및 의견

본문내용

1. 예비조사 및 실험내용의 이해

1.1 플립플롭 이란?
플립플롭은 1 비트의 정보를 보관유지 할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 조합 회로를 단순하게 하여 조합 논리를 실현하는 회로가 아니고, 입력에 대하여 지연된 하나의 출력을 입력에 피드백하는 것으로 정보를 보관 유지하는데 사용하는 특징이 있다. 이것을 조합 회로에서 일반적으로 음의 성질로 여겨지는 입력 신호에 대한 출력 신호의 지연을 피드백, 루프를 구성하는 것으로 반대로 사용한것이 흥미롭다. 그 구조는 계전기 (릴레이)를 이용한 자기 보관유지 회로 (셀프홀드 회로)에도 비슷하게 사용되고 있다. 플립플롭은 구조상 휘발성이다. 즉 정보는 전원이 있을때만 보관 유지되며 전원이 차단되면 정보는 사라진다. 플립플롭으로 구성하는 램을 에스램 (SRAM)이라고 부른다.
또 동기식과 비동기식 플립플롭으로 구분할 수 있다.

1.1.1 비동기식 플립플롭(latch)
입력의 변화에 따라 출력도 변화될 수 있는 플립플롭.
입력펄스의 변화구간이 아니라 입력 펄스레벨에 의해 동작하는 것.
1.1.1 동기식 플립플롭
입력이 아무리 변해도 동기신호가 출력을 변화시킬 시점이 아니면 출력의 변화가 일어나지 않는 플립플롭.


1.2 플립플롭의 특징.
플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있다. 예시로 컴퓨터의 기억장치를 구성하는 회로에서 주로 사용되는 방식인 디램 (DRAM)의 기억 소자와 비교했을 때 기억내용의 변경에서 축전기 (캐패시터라고도 함) 충전/방전을 기다릴 필요가 없고 기억내용의 읽기에서 내용에 영향을 주지 않아서 비파괴 읽기이며 정기적인 리프레시 동작도 필요하지 않는다. 반면에 1 비트의 회로가 복잡하기 때문에 대규모가 되면 1 비트당 비용이 비싸지는 경향이 있다. 이러한 성질 때문에 최근에는 플립플롭을 CPU 캐시나 중앙 처리 장치의 레지스터 같은 비교적 소용량 으로 고속성이 요구되는 곳에 사용하고 주기억에는 주로 디램을 이용하는 것처럼 기억 계층을 구성해서 다른 회로방식의 기억장치와 조합한 형태로 사용되는것이 많다.

참고 자료

없음