Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

소개글

1. NAND GATE를 이용한 XOR GATE설계
2. FULL-ADDER설계

목차

실험제목
실험목표
실험결과
토의

본문내용

□ 실험과정
1. Quartus Ⅱ 4.0 프로그램을 실행한다. 2. New Project를 만들어, 디렉토리 경로와 프로젝트 이름을 설정한다.
3. 우리가 사용할 HBE-Combo 보드에 FPGA 칩인 Altera 사의 ACEX 중에 1K로, Device Family설정에서 설정 해준다.
4. Target Device는 EP1k100QC-208-3으로 맞춰준다.
5. Verilog HDL File에서 Verilog 코드를 작성한다.(xor Gate,Full-Adder)
6. 컴파일하고 제대로 동작하는지 확인하기 위해 시뮬레이션을 한다.
7. Netlist를 형성한 후 시뮬레이션 할 데이터를 만든다.(pin number 115,114,113 191,190)
8. 시뮬레이션 할 값을 지정한 후 시뮬레이션을 한 다음 결과를 확인한다.
9. FPGA와 보드의 핀 연결을 하고 FPGA에 올려서 테스트해본다.

참고 자료

없음