디지털전자회로 2021 퀴즈5 해답

소개글

"디지털전자회로 2021 퀴즈5 해답"에 대한 내용입니다.

목차

없음

본문내용

1. Unsigned Radix-4 booth encoding multiplier에 대한 문제를 푸시오. [8]
1) Partial product의 sign extension이 (a)에서 (b)로 단순화 될 수 있다. 6-bit x 6-bit unsigned Radix-4 Booth encoding multiplier에 대하여 partial product를 (a)의 형대로 표시하시오 [2]. 또한 (2)의 형태로 precomputation 과정을 보여주면서 변환하시오. [2]

2) 아래 partial product 계산을 Wallace tree adder를 통해 구현하고자 한다. 필요한 half/full carry save adder와 몇 bit의 carry propagation adder가 필요한 지구하시오. [4]

2. 아래 문제들을 푸시오. [12]
1) 아래 timing parameter 표를 통해 flip-flip, 2-phase latch, pulsed latch의 maximum logic propagation delay (tpd)와 minimum logic contamination delay (tcd)를 각각 구하시오. (Clock cycle (TCLK) = 500ps, tpw = 100ps, tskew = 0ps), (latch의 경우 data가 latch가 transparent한 구간에 data가 들어옴, tnonoverlap=0ps, tpd1=tpd2로 time borrowing 없음) [3]

참고 자료

없음