"병렬 감산기" 검색결과 161-180 / 196건

• 

  컴퓨터의 이해 과목 주요자료정리

  가산기, 감산기, 코드변환기, 디코더, 인코더 등).디코더 : 컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로로 인코더의 반대개념으로 ... 시스템 : 두 개 이상의 처리기 조합을 말하며, 다중 처리(Multiprocessing)는 다중 처리기를 활용하여 병렬적으로 처리하는 것을 말한다. ... 처리기법병렬처리파이프라이닝, 다중함수장치어레이 프로세싱 : 매우 막은 규모의 많은 수의 처리요소를 가짐, 계산 위주의 응용에 유용(매트릭스, 벡터연산, 이미지 처리 등)멀티프로세서

  리포트 | 10페이지 | 1,000원 | 등록일 2010.04.07 | 수정일 2015.11.03

  다운로드 장바구니
• 

  논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

  이때 아랫단의 Carry가 발생하면 윗단의 입력으로 Carry가 들어가게 됨■ N 비트 2 진수의 덧셈을 하는 2진 병렬 가산기는 1개의 반가산기와 N-1개의 전가산기가 필요함.■ ... 반감산기를 통하여 감산의 과정을 쉽게 이해할 수 있었다.(5) 예비보보서 문제 5에서 구한 전감산기를 구성하여 동작 결과를 확인하라.◎ 전감산기전감산기(FS : full subtracter ... 감산기실험 1.

  리포트 | 9페이지 | 3,000원 | 등록일 2007.09.22

  다운로드 장바구니
• 

  논리회로의 종류와 특징에 대하여 조사하세요.

  조합 회로의 소자로는 게이트 그 자체가 기본이고 반가산기, 전가산기, 감산기 종류, 디코더, 멀티플렉서 등이 있다.조합 논리 소자란 적어도 하나 이상의 출력 채널과 두 개 이상의 입력 ... 플립플롭은 RS 플립플롭에서 금지 입력으로 S=1, R=1을 허용하지 않는 결점을 보완해서 입력이 J=1, K=1일 때 출력이 보수(반전) 상태가 되도록 한 것이다.(3) 레지스터① 병렬 ... 캐리는 입력 값이 모두 1인 경우게만 1이 되고, 합은 입력 두 개중 하나만 1이면 결과는 1이 된다.(4) 전 가산기전 가산기는 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci을

  리포트 | 4페이지 | 1,000원 | 등록일 2010.02.04

  다운로드 장바구니
• 

  전문계 고등학교 컴퓨터구조 학습지도안

  산술 연산 회로(1) 산술 연산(2) 직렬가산기와 병렬가산기(3) 산술연산기24. ... 논리 회로차 시본 시단 원 명(4) 조합 논리 회로② 감산기탐 구 모 형일시2007년 5월 일요일 교시대 상3학년장 소3학년8반 교실수 업목 표1) 반감산기와 전감산기의 작동 원리를 ... “잘 모르겠습니다.”- 전시에 배운 가산기와 본시에서 배울 감산기에 대한 내용을 비교해본다.- 교사와 학생사이에 질의와 응답이 활발하게 이루어 질 수 있도록 한다.- 학생들이 질문에

  리포트 | 8페이지 | 1,000원 | 등록일 2007.05.27

  다운로드 장바구니
• 

  [디지털 공학 실습] TTL IC를 이용한 3초과 to BCD 가감산기 설계

  각 블록의 기능 및 동작 설명(계속)블 록기 능회 로 도가/감산기IC 7483가/감산 수행동 작 설 명각 TTL IC 7483에서 출력된 3초과 코드를 A(A1~A4)와 B(B1~B4 ... 7447를 통해 세그먼트, LED 로 결과값을 DisplayADD및 SUB 스위치로 가/감산기를 선택하여 연산.가산일 때 캐리(올림수)가 발생했을 경우 세크먼트에 올림수 표시, 감산일 ... /감산 결과 출력동 작 설 명디코딩된 BCD 값을 7Segment로 가/감산 결과 출력(0~18까지 출력)블 록기 능회 로 도Display41 LED음수표시동 작 설 명감산시 음수가

  리포트 | 9페이지 | 1,000원 | 등록일 2010.06.02

  다운로드 장바구니
• 

  예비레포트6(Op Amps Summing, Differential)

  이러한 회로는 단위이득(이득이 1.0) 아날로그 감산기라고 한다.· 동상모드 제거비 ( CMRR ; Common mode rejection ratio )연산증폭기는 차동 증폭기이다. ... 또한 큰 입력 신호결합과 함께, 회로의 입력과 출력 선형 작동 범위를 초과할 수 있음을 주의한다.3) R3과 1㎌ 커패시터를 병렬연결했을 때의 Vin1으로부터 Vout까지의 주파수 ... 그 크기는 약 1~5[mV]이다.★ offset을 이용하여 0점 조절- 가산 증폭기에서는 큰 신호를 더하기 때문에 0점 조절을 할 필요가 없지만, 차동 증폭기에서는 두 신호의 차를

  리포트 | 5페이지 | 1,500원 | 등록일 2009.11.27

  다운로드 장바구니
• 

  [전자회로]전자회로 op-amp의 주파수응답 특성

  입력신호를 인가하고 입력신호간의 감산연산을 수행한다.회로의 증폭 A는 10K/1K 즉 10이므로 감산을 하면 아래와 같이 50V의 결과값이 나온다.d) integrator적분기는 ... 하지만 회로 구성상 bypass capacitance는병렬로 구성되기 때문에 dc를 반대쪽 도선으로 통과시키게 된다. ac성분은 자기자신이 모두 가져간다. ... 한다는 것을 알수 있다.b) shunt capacitance측정:결과:shunt capacitance의 영향shunt capacitance는 저항이 신호흐름통로와 직렬이고 출력단에 병렬로

  리포트 | 11페이지 | 1,000원 | 등록일 2006.07.17

  다운로드 장바구니
• 

  디지털논리회로 4장 연습문제풀이

  (a)1-4절에서 유도한 불함수로부터 전감산기의 논리도를 그려라.▶{{(b) 4개의 전감산기로 구성된 2진 병렬감산기의 블록도를 그려라. A를 피감수, B를 감수로 놓는다. ... (a) 2진 병렬가산기에서 4개의 전가산기의 출력 S와 C의 값을 구하여라.▶ 풀이: A=1011B=0111S=0010C=1111(b)레지스터 A가 제어함수 P에 의해 enable된 ... ▶{(c) 만약 피감수 A가 1010이고 감수 B가 0111이라면, 4개의 전감산기의 출력 D와 K의 값은 각각 얼마인가?▶{4-14.

  리포트 | 4페이지 | 1,000원 | 등록일 2004.12.02

  다운로드 장바구니
• 

  [회로실험] 논리게이트를 이용한 가, 감산기 설계

  Full Adder 회로 = 2 \* GB3 ② 4bit 병렬 가산기여러개의 비트로 구성되어 있는 2개의 값을 가산하는 데 필요한 가산기를 병열 가산기라 한다. = 3 \* GB3 ... 병열 4비트 감산기 = 4 \* GB3 ④ 4 bit 가, 감산기전자계산기에서는 감산기로 감산을 하기보다는 가산기를 이용하여 감산을 하는 경우가 많다. ... ③ 감산기(Subtractor)전감산기(Full Subtractor)는 바로 윗 단의 위치에서 빌린 Z를 고려하여 X에서 Y를 빼는 감산기를 말하며, 진리표는 다음 표 와 같다.전감산기

  리포트 | 11페이지 | 1,000원 | 등록일 2005.06.30

  다운로드 장바구니
• 

  2진 가산기

  [그림] 2 비트 병렬 가산기 회4) 실험회로 41) 반 감산기의 진리표를 작성하고 회로를 구성하라.반감산기 진리표입력변수출력변수XYDB0000011110101100[그림]반 감산기 ... 회로도2).전 감산기의 진리표를 작성하고 회로를 구성하라.전감산기 진리표입력출력XYZDB0000000111010110110110010101001100011111[그림]전 감산기 회로도 ... 병렬가산기는 합을 만들기 위해 모든 입력을 동시에 적용하여 n개의 전 가산기를 병렬로 사용한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2004.10.15

  다운로드 장바구니
• 

  [정보통신실습] 4-bit 2진 가감산기 회로 조립 및 측정 작업

  따라서 아주 고속의 연산속도가 필요한 회로에서는 Look-ahead Carry 가산기와 같은 회로가 사용된다.반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, ... 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. ... 그림 1-2는 2개의 반가산기와 1개의 OR 게이트를 사용하여 전가산기를 구현한 회로이다.이진병렬가산기는 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 그림

  리포트 | 4페이지 | 1,000원 | 등록일 2004.05.26

  다운로드 장바구니
• 

  [전자회로실험]2.연산증폭기기초실험(예비)

  ■ 감산 증폭기(subtractive amplifier)감산증폭기는 연산증폭기의 반전 및 비반전 입력단자에 입력전압을 공급받도록 되어 있다. ... 특히 병렬로 연결된 여러 가지 저항에 CMOS 4016과 같은 아날로그 스위치를 연 결하면 출력이득을 논리적으로 제어할 수 있다.■ 가산 증폭기(sdditive amplifier)여러 ... 목 표이상적인 Op Amp를 통해 전압폴로워 및 반전과 비반전을 비롯한 특성을 이해하고 Op Amp회로를 해석 하는데 기본이 되는 원리를 파악하여 그것을 이용한 가산증폭기와 감산증폭기의

  리포트 | 4페이지 | 1,000원 | 등록일 2006.06.15

  다운로드 장바구니
• 

  기본 선형 증폭기 회로(이론,실험과정).

  개 요본 실험에서는 출력신호가 입력신호에 비례하는 기본선형 Op-Amp 회로인 비반전증폭기, 반전증폭기, 전압폴로우어(follower), 가산증폭기, 감산증폭기의 기본동작을 이해하고 ... 이때 R3의 값은 R1과 R2의 병렬값과 같다 즉,이 론R3=R1R2/R1+R2R3에 걸리는 전압은 R1과 R2병렬저항에 걸리는 전압과 크기는 같지만 부호가 반대가 되어 서로 상쇄된다 ... 기본 반전증폭기의 폐쇄이득 조정은 그림 3에서 보는 바와 같이 여러개의 궤환저항을 병렬로 연결해서 스위치를 개-폐시키는 방법을 이용하고 있다.

  리포트 | 8페이지 | 1,500원 | 등록일 2008.05.23

  다운로드 장바구니
• 

  [A+] 일본 자동차 산업의 특징과 현황 및 전망 분석

  미국 시장에서 감산과 휴업 등 구조조정으로 재고를 적정수준으로 맞추는데 성공한데 이어 유럽시장에서는 친환경 소형차 보조금지원제에 힘입어 판매 호조세를 보판에 의한 미세조정 생산으로 ... 보통의 경우 준비 작업을 종류별로 나누면 아래와 같으며 개선 방향은 외부 준비 작업으로 전환하여 병렬 작업이 될 수 있도록 하는데 초점을 맞춘다.① 외부준비 작업(External Setup ... 자동차에 관해 도요타나 혼다보다 오랜 역사를 가지고 있을 뿐만 아니라, 일본 최초로 양산차를 생산하고 최초로 미국시장에도 진출하는 등 초창기 일본자동차 산업을 주도해 왔기 때문이다.

  리포트 | 23페이지 | 2,000원 | 등록일 2011.03.29

  다운로드 장바구니
• 

  [디지털회로실험] 디지털회로실험

  병렬 가산기 회로로써 가능함을 논리적으로 검토하여 보자.(8) 그림 6-16의 2의 보수를 이용한 2진 4-bit 전 가산기와 전 감산기 회로에서 실험한 결과 치 표 6-10과 표 ... 가산기와 감산기(Adders and Subtractors)⇒실험목적:(1) 반 가산기와 전 가산기의 원리를 이해한다.(2) 반 감산기와 전 감산기의 원리를 이해한다.(3) 가산기와 ... (5) 그림6-15와 같은 2-bit 병렬 2진 가산기 회로를 결선하고 입력변화에 따른 출력 s0, s1, 및 c1을 측정하여 표 6-9를 완성하여라.그림 6-15 2-bit 병렬

  리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09

  다운로드 장바구니
• 

  [전기] 전자회로 학습지도안 - 연산증폭기

  감산 증폭기의 회로의 구성을 설명한다.? 병렬 연결된 저항의 전압 분배 법칙을 설명한다. (PPT)? 감산기의 동작 원리를 수식과 함께 설명한다.? ... 반전 증폭기와 비반전 증폭기 회로 구성3. 가산기와 감산기이론? 가산기의 동작 원리 이해하기? 감산기의 동작 원리 이해하기1실습? 가산기와 감산기의 특성 측정4. ... 감산기의동장원리이해하기? 중첩정리를 자세히 설명한다.(PPT 자료를 통하여 중첩정리의 예를 보여준다.)? 감산 증폭기의 회로를 보여준다.(PPT)?

  리포트 | 6페이지 | 1,500원 | 등록일 2005.06.09

  다운로드 장바구니
• 

  과일 바나나, 과일 토마토, 과일 람부탄, 과일 사과, 과일 살구, 과일 복숭아, 과일 파인애플, 과일 아보카도, 과일 파파야에 관한 분석(바나나, 토마토, 람부탄, 사과, 살구, 복숭아, 파일애플, 아보카도, 파파야)

  꽃은 7～8월에 황색을 띤 흰색으로 피고, 각 포 겨드랑이에 2단으로 병렬하며, 포가 꽃 전체를 감싼다. ... 과식의 당도는 16° ~17 ° Bx로 높고 산도는 0.38%로 감산이 적당하게 조화되어 맛이 매우 좋다.2) 산사숙기는 8월 하순이며 과중은 210~200g정도이다. ... 사과의 종류1) 부사숙기가 10월 하순인 만생종으로 함양지방에서의 수확기는 10월 말경이다. 과중은 300g정도이며 과형은 원형 또는 장원형으로 크기가 균일하다.

  리포트 | 14페이지 | 6,500원 | 등록일 2010.03.06

  다운로드 장바구니
• 

  [회로이론] 4bit+CLG 가감산기

  은 4개의 전가산기로 구성된 4비트 2진 병렬 가산기이다. ... {입력출력AnBnCn-1SnCn0000000110010100110110010101011100111111{{{{전가산기에 병렬 가산 방법은 n개의 전가산기의 회로를 사용하며 A와 B의 ... 결론지금까지 가산기와 감산기 원리를 합하여 가감산기를 만들었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2003.11.03

  다운로드 장바구니
• 

  OP - AMP 실험(예비보고서,실험보고서)

  저항의 병렬연결로 peat to peak가 낮아진다. ... )는 가산(addition), 감산(subtraction), 미분(differentiation), 적분(integration)등과 같은 수학적인 연산(operation)을 하는 초기 ... 비반전증폭기(non-inverting amplifier)(3) 연산증폭기를 이용한 미분기회로와 적분기회로의 동작을 이해한다.▶ 실험 이론(1) 이상적인 OP-AmpOP-Amp(연산증폭기

  리포트 | 12페이지 | 2,500원 | 등록일 2008.12.14

  다운로드 장바구니
• 

  Ch14. 비동기식 카운터(Asynchronous Counters)

  실험목적(1) 카운터의 동작 원리를 이해한다.(2) 비동기 카운터를 통하여 플립 플롭의 응용방법을 익힌다.(3) 가산 카운터와 감산 카운터의 차이점을 익힌다.(4) 비동기식 Modulus ... ripple counter) 또는 케이스 카운터(cascade counter)라고도 한다.결합 카운터는 비동기식과 동기식을 결합한 것으로 클록 인가 방식 즉 트리거 방식이 직렬과 병렬을 ... 펄스 발생기 ? 오실로스코프? 저주파 발진기(구형파 파형이 가능한 것) ? LED 모니터 ? 저항 820[Ω]?

  리포트 | 5페이지 | 2,000원 | 등록일 2008.01.08

  다운로드 장바구니