디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반가산기, 전가산기, 반감산기, 전감산기) 결과보고서

소개글

디지털회로실험 2008년
저자 : 예윤해,정연모,송문빈 / 발행처 : 인터비젼

가능한 시물레이션은 다 추가하였습니다.
시물레이션은 Quartus와 PSPICE를 이용하였습니다.

목차

결과 및 고찰
실험(1) 반가산기 동작확인 실험
실험(2) 전가산기 동작확인 실험
실험(3) 전감산기 동작확인 실험
결과 및 고찰

본문내용

결과 및 고찰
이번실험은 연산회로인 가산기와 감산기를 구성하여 회로의 구성을 이해하고 동작의 특성을 확인하는 실험이었습니다. 가산기, 감산기의 TTL소자가 있었지만 직접 AND, OR, NOT게이트를 이용하여 회로를 구성하여 실험해 보았습니다.
실험(1)은 반가산기 구성회로를 구성하여 실험하였습니다. A, B가 전부 1일때 Carry가 발생하여 C의 출력이 1이 되는것을 확인할수 있었습니다. 반가산기는 S, C가 전부 1이되는 상황은 발생하지 않는것을 알 수 있었습니다. 논리식은 S=AB C=AB임을 알수있었습니다.
실험(2)는 전가신기 구성회로를 구성하여 실험하였습니다.. 3개의 입력값(A, B, C)와 2개의 출력값(S, C)가 있는 회로였습니다. A+B+C의 결과가 S, C로 표현 되는것을 알 수 있었습니다. 논리식은 S=ABCi, Co=BCi+ACi+AB 임을 알수 있었습니다.
실험(3)은 전감산기 구성회로를 구성하여 실험하였습니다. 전감산기는 전가산기 회로와 비슷해 보이지만, NOT이 하나 붙고 조금 다릅니다. 처음에 구성할 때 전가신기 회로를 수정하여 전감산기 회로를 구성하려했지만 오히려 더욱 어려워 다시 만들게 되었습니다. 전감산기 실험결과를 확인하여 보면 입력신호 A,B,Bin과 출력신호 D, Bo과의 관계는 A-B-Bin을 하여서 나온값(차이)를 D에 쓰고 Bo에 결과값이 양수이면 0 음수이면 1을 나오게 하였습니다. 논리식은 D=ABBi, Bo=A`B+A`Bi+BBi 임을 알수 있었습니다.
출력값이 2.5 이상이면 1 2.5이하면 0으로 취급하였습니다. 하지만 실제로 0을 넣어야할지 1로 넣어야할지 애매한 값은 나오지 않았습니다. 완전한 0V, 5V는 나오지 않았지만 근접한 0.1~0.3, 4.3~4.5V정도로 일정하게 나왔습니다. 이러한 오차가 생기게 된원인은 TTL소자 빵판, 전선 등에서 조그만한 저항이 생겨서 그값들에 의해서 오차가 생겼을것으로 예상됩니다.

참고 자료

없음